靜電放電（如下圖所示）是一種瞬態(tài)能量高，寬頻譜的一種電磁騷擾 ，它主要通過以下兩種途徑來干擾EUT：

• 直接能量，瞬態(tài)的大電流導致內部電路損壞（如IC芯片的損壞，）或者電路出現(xiàn)錯誤（出現(xiàn)閂鎖效應）。
  

• 空間耦合，由上圖可知，ESD的前沿時間很短， 約 0.7-1ns， 其頻譜范圍可以達到數(shù)百MHz，所以稍微長一點的線纜，PCB中的微帶線或帶狀線都可能形成有效的耦合。

如前面所述，在測試中發(fā)現(xiàn)DB連接器的金屬外殼和產品外殼之間有很明顯的縫隙，從電路的角度來看，這個縫隙就等效為一個阻抗，在DB外殼上的靜電放電電流（如圖中虛線所示）的作用下，就會產生較高的壓降ΔＵ

我們知道，在圖中存在分布電容的地方有如下幾個地方：

• DB連接器外殼及機殼與內部電路的地平面

• DB連接器外殼及機殼與信號線之間

• 其中DB連接器外殼及機殼與PCB中地平面之間的分布電容最大，如圖中Cp所示，該分布電容在靜電放電高頻干擾的情況下影響也最大。

在 ΔＵ 存在的情況下，必然導致一部分靜電放電電流經(jīng)分布電容Cp流向地平面， 最后流向大地，如圖中虛線 Ａ 所示。

實際上，PCB中的地平面也并不是理想的地面，其并不完整（完整的地平面阻抗為3mΩ），存在一定的阻抗，因為一般地平面上一定有過孔，過孔的縫隙會導致阻抗不連續(xù)。

當干擾電流流經(jīng)工作地平面時，由于阻抗的存在， 就會出現(xiàn)壓降 ΔU1 ， 而這個 ΔU1就是造成電路混亂的元兇。

另外，ΔＵ也是常常是引起輻射發(fā)射的超標的原因之一。

通過以上分析，我們可以認為，如果阻抗不連續(xù)，干擾信號就很難較快地泄放，這樣就會通過分布電容耦合到內部電路，從而出現(xiàn)損壞或者內部電路混亂。

如果搭接良好，靜電就會很快泄放到外殼上并導入到大地上（前提是外殼也接好大地）。

另外搭接良好，會使外殼具有更好的屏蔽效果，在靜電泄放過程中產生的電磁場就會被屏蔽在外殼外部， 從而保證了內部電路的穩(wěn)定。

三、處理措施

為了保證DB連接器金屬外殼與產品外殼良好搭接，可以將DB連接器通過螺釘固定在外殼上面，使 DB連接器與金屬面板緊密連接。

從而保持了DB連接器外殼和金屬外殼的電連續(xù)性。這樣不僅能提高整機的屏蔽效能，還能使靜電騷擾電流通過金屬外殼很快地泄放掉， 問題得到了解決。